Forum:PowerPCB
Thema:Probleme mir DRC
Möchten Sie sich registrieren?
Wer darf antworten? Registrierte Benutzer können Beiträge verfassen.
Hinweise zur Registrierung Sie müssen registriert sein, um Beiträge oder Antworten auf Beiträge schreiben zu können.
Ihr Benutzername:
Ihr Kennwort:   Kennwort vergessen?
Anhang:    Datei(en) anhängen  <?>   Anhänge verwalten  <?>
Grafik für den Beitrag:                                                
                                                       
Ihre Antwort:

Fachbegriff
URL
Email
Fett
Kursiv
Durchgestr.
Liste
*
Bild
Zitat
Code

*HTML ist AUS
*UBB-Code ist AN
Smilies Legende
Netiquette

10 20 40

Optionen Smilies in diesem Beitrag deaktivieren.
Signatur anfügen: die Sie bei den Voreinstellungen angegeben haben.

Wenn Sie bereits registriert sind, aber Ihr Kennwort vergessen haben, klicken Sie bitte hier.

Bitte drücken Sie nicht mehrfach auf "Antwort speichern".

*Ist HTML- und/oder UBB-Code aktiviert, dann können Sie HTML und/oder UBB Code in Ihrem Beitrag verwenden.

T H E M A     A N S E H E N
MARE

Beiträge: 6 / 0

Hallo Leute,

hätte da ein paar Fragen zum Design rule check unter PowerPCB (V4.0)

1) wir haben alle Bauteile selbst gezeichnet, mit dem Umriss auf
  dem "Silkscreen" Layer. Folgendes Problem tritt dabei auf: Beim DRC
  erkennt der Checker Überlappungen von Outlines nicht, erst wenn
  sich die Pads überdecken oder unter den Minimumabstand kommen 
  gibt er Fehler aus.
  Aus der Hilfe geht hervor, dass nur ein bestimmter Layer als 
  mechanischer Umriss geprüft wird.
  Ich will aber nicht alle Bauteile ändern - gibt es einen anderen
  Weg???

2) Nach dem Connectivity Check bleiben oft noch "unconnected" Linien
  (Rubberbands) übrig, obwohl der DRC "NO ERRORS" meldet.
  Speziell bei Planes und CopperPoors ist mir das aufgefallen.
  Ist zwar nicht tragisch, zudem wirklich keine offenen Verbindungen
  vorhanden sind (zumindest funktioniern diese Schaltungen) - ist 
  aber lästig!!

Vielleicht hat jemand ähnliche Erfahrungen gemacht, speziell zu Punkt
1 wäre ich für eine Auskunft dankbar.


Grüße

MARE

Josef B

Beiträge: 209 / 0

Maxdata Core2Quad, 2.67GHz, 4GB RAM, WXPpro SP2
PNY Quadro FX1700, Eizo FlexScan S2431W, Cadman
SWX+PWX2010 SP2.0
PADS Logic+PCB 9.0.2

Hallo Mare,

zu 1.:
Wir kontrollieren die Bauteilabstände nur von Hand (von Auge).
Es gibt aber zwei Möglichkeiten, dies auch automatisch zu machen:

a. Bei den „Design Rules“ kann man einen Abstand bei „Body to Body“ eingeben, dann noch beim „ Setup“ des Clearance-Tests den entsprechenden Haken dran und schon werden die Abstände der Outlines geprüft.

b. Wie du auch schon beschrieben hast, mit einem eigenen Layer (=20) bei der Bauteilerstellung.


zu 2.:
Da machen wir es so, dass wir, speziell bei Multilayern, bei „View Nets“ Farben für die Versorgungsspannungen (z.B. rosa für +5V, hellblau für GND, etc.) vergeben und die Gummifäden für diese Netze ausschalten. Dadurch wird’s beim Bauteilplatzieren mit den Gummifäden schon mal etwas übersichtlicher und am Schluss sind dann wirklich keine mehr zu sehen.

------------------
Grüße

Josef B